(12) NACH DEM VE AG ÜBER DIE INTERNATIONALE ZUSAMMENAR. AT AUF DEM GEBIET DES PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum Internationales Büro



(43) Internationales Veröffentlichungsdatum 6. Mai 2004 (06.05.2004)

PCT

(10) Internationale Veröffentlichungsnummer

(51) Internationale Patentklassifikation7:

WO 2004/038599 A1

G06F 15/78

PCT/EP2003/009957 (21) Internationales Aktenzeichen:

(22) Internationales Anmeldedatum:

8. September 2003 (08.09.2003)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

Deutsch

(30) Angaben zur Priopität:


6. September 2002 (06.09.2002) 102 41 812.8 DE 103 15 295.4 4. April 2003 (04.04.2003) DE 103 21 834.3 15. Mai 2003 (15.05.2003) DE 03019428.6 28. August 2003 (28.08.2003) EP

(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): PACT XPP TECHNOLOGIES AG [DE/DE]; Muthmannstrasse 1, 80939 München (DE).

- (72) Erfinder; und
- Erfinder/Anmelder (nur für US): VORBACH, Martin [DE/DE]; Gotthardstrasse 117a, 80689 München (DE).
- (74) Anwalt: PIETRUK, Claus, Peter; Heinrich-Lilienfein-Weg 5, 76229 Karlsruhe (DE).
- (81) Bestimmungsstaaten (national): AE, AG, AL, AM, AT (Gebrauchsmuster), AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ (Gebrauchsmuster), CZ, DE (Gebrauchsmuster), DE, DK (Gebrauchsmuster), DK, DM, DZ, EC, EE, EG, ES, FI (Gebrauchsmuster), FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) Bestimmungsstaaten (regional): ARIPO-Patent (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), eurasisches Patent (AM, AZ, BY, KG, KZ, MD, RU, TJ,


[Fortsetzung auf der nächsten Seite]

- (54) Title: RECONFIGURABLE SEQUENCER STRUCTURE
- (54) Bezeichnung: REKONFIGURIERBARE SEQUENZERSTRUKTUR



(57) Abstract: The invention relates to a cellular element field for data processing, with functional cell means for carrying out algebraic and/or logical functions and memory cell means for receipt, storage and/or output of information. Functional cell/memory cell combinations are thus formed whereby a control connection is run from the functional cell means to the memory cell means.

[Fortsetzung auf der nächsten Seite]





TM), europäisches Patent (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OAPI-Patent (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

Zur Erklärung der Zweibuchstaben-Codes und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

Veröffentlicht:

mit internationalem Recherchenbericht

WO 2004/038599



Rekonfigurierbare Sequenzerstruktur Titel:

Beschreibung

5

20

Die vorliegende Erfindung betrifft ein Zellelementefeld und ein Verfahren zum Betrieb desselben. Damit befaßt sich die vorliegende Erfindung insbesondere mit rekonfigurierbaren Da-10 tenverarbeitungsarchitekturen.

Unter einer rekonfigurierbaren Architektur werden u. a. Bausteine (VPU) verstanden, die eine Vielzahl in Funktion und/oder Vernetzung im Betrieb veränderliche Elemente aufweisen. Zu den Elementen können arithmetische Logikeinheiten, 15 FPGA-Bereiche, Ein-Ausgabezellen, Speicherzellen, analoge Baugruppen usw. gehören. Bausteine dieser Art sind beispielsweise unter der Bezeichnung VPU bekannt. Diese umfaßt typisch als PAEs bezeichnete ein- oder mehrdimensional angeordnete. arithmetische und/oder logische und/oder analoge und/oder speichernde und/oder vernetzende Baugruppen und/oder kommunikative periphere Baugruppen (IO), die direkt oder durch einen oder mehrere Bussysteme miteinander verbunden sind. Die PAEs sind in beliebiger Ausgestaltung, Mischung und Hierarchie angeordnet, wobei die Anordnung als PAE-Array oder kurz PA bezeichnet wird. Es kann dem PAE-Array eine konfigurierende Einheit zugeordnet sein. Prinzipiell sind neben VPU-Bausteinen auch systolische Arrays, neuronale Netze, Mehrprozessorsysteme, Prozessoren mit mehreren Rechenwerken und/oder logischen Zellen, Vernetzungs- und Netzwerkbausteine wie Crossbar-Schaltung usw. bekannt, genauso wie FPGAs, DPGAs, Transputer usw.



Es wird darauf hingewiesen, dass wesentliche Aspekte der VPU-Technik z. B. in den folgenden Schutzrechten desselben Anmelders sowie den zugehörigen Nachanmeldungen zu den aufgeführten Schutzrechten beschrieben sind:

P 44 16 881.0-53, DE 197 81 412.3, DE 197 81 483.2,

DE 196 54 846.2-53, DE 196 54 593.5-53, DE 197 04 044.6-53,

DE 198 80 129.7, DE 198 61 088.2-53, DE 199 80 312.9,

PCT/DE 00/01869, DE 100 36 627.9-33, DE 100 28 397.7,

DE 101 10 530.4, DE 101 11 014.6, PCT/EP 00/10516,

EP 01 102 674.7, DE 102 06 856.9, 60/317,876,

DE 102 02 044.2, DE 101 29 237.6-53, DE 101 39 170.6.

Es sei darauf hingewiesen, dass die vorgenannten Dokumente zu
Offenbarungszwecken insbesondere hinsichtlich Besonderheiten
und Details der Vernetzung, Konfiguration, Ausgestaltung von
Architekturelementen, Triggerverfahren usw. eingegliedert
sind.

- Die Architektur hat beachtliche Vorteile gegenüber herkömmlichen Prozessorarchitekturen, soweit damit Datenverarbeitung in einer Art und Weise erfolgt, die hohe Anteile an parallelen und/oder vektoriellen Datenverarbeitungsschritten besitzt. Die Vorteile der Architektur gegenüber anderen Prozessor-, Coprozessor- oder generell Datenverarbeitungseinheiten werden jedoch geringer, wenn sich die Vorteile der Vernetzung und der gegebenen prozessorarchitektonischen Besonderheiten nicht mehr in vollem Umfange realisieren lassen.
- Dies ist besonders dann der Fall, wenn Datenverarbeitungsschritte abzuarbeiten sind, die herkömmlich am besten auf Sequenzer-Strukturen abgebildet werden können. Es ist wün-



schenswert, die rekonfigurierbare Architektur derart auszugestalten und zu verwenden, dass auch typisch mit Sequenzern besonders gut abzuarbeitende Datenverarbeitungsschritte besonders schnell und effizient abgearbeitet werden können.

5

30

Die Aufgabe der vorliegenden Erfindung besteht darin, Neues für die gewerbliche Anwendung bereitzustellen.

Die Lösung dieser Aufgabe wird unabhängig beansprucht. Bevor-10 zugte Ausführungsformen finden sich in den Unteransprüchen.

Gemäß einem ersten wesentlichen Aspekt der Erfindung wird somit bei einem in Funktion und/oder Vernetzung insbesondere zur Laufzeit ohne Störung nicht rekonfigurierter Elemente rekonfigurierbaren Zellementefeld zur Datenverarbeitung mit insbesondere grobgranularen Funktionszellmitteln zur Ausführung algebraischer und/oder logischer Funktionen und Speicherzellmitteln, um Information zu empfangen, abzuspeichern und/oder auszugeben, vorgeschlagen, dass Funktionszellen-Speicherzellenkombinationen gebildet sind, bei denen von den Funktionszellmitteln eine Steuerverbindung zu den Speicherzellmitteln geführt ist. Diese Steuerverbindung dient dazu, die Adress- und/oder Datenein/ausgabe aus dem Speicher durch die zugeordnete Funktionszelle, typisch einer ALU-PAE, steuerbar zu machen. So kann etwa angegeben werden, ob die nächste übertragene Information als Adresse oder als Daten behandelt werden soll und ob ein Lese- und/oder Schreibzugriff erforderlich ist. Diese Übertragung von Daten aus der Speicherzelle beziehungsweise den Speicherzellmitteln, bei der es sich etwa um eine RAM-PAE handeln kann, auf die Funktionszellmittel, bei denen es sich etwa um eine ALU-PAE handeln kann, erlauben dann, dass neue, von der ALU abzuarbeitende

15

20

Befehle in diese geladen werden können. Es sei darauf hingewiesen, dass Funktionszellmittel und Speicherzellmittel durch
Integration in eine strukturelle Einheit zusammengefasst werden können. In einem solchen Fall ist es möglich, einen einzigen Busanschluss zu verwenden, um Daten in die Speicherzellmittel und/oder die ALU einzuführen. Es können dann geeignete Eingangsregister und/oder Ausgangsregister vorgesehen
sein und, falls gewünscht, hiervon verschiedene zusätzliche
Daten- und/oder Konfigurationsregister als Speicherzellmittel.

Es sei auch erwähnt, dass es möglich ist, ein Zellelementefeld aufzubauen, das eine Vielzahl unterschiedlicher Zellen bzw. Zellengruppen enthält, wobei bevorzugt mit den unterschiedlichen Zellen Streifen oder dergleichen reguläre Muster vorgesehen werden, da diese sehr reguläre Anordnung ermöglicht, den hardwaretechnischen Aufbau und den Betrieb gleichermaßen zu erleichtern. Bei einem solchen streifenartigen oder anderen regulären Aufbau aus einer geringen Mehrzahl an unterschiedlichen Zellelementen können beispielsweise Elemente mit integrierten Funktionszellmittel-Speicherzellmittelkombinationen, das heisst Zellen, in denen Funktionszell- und Speicherzellmittel gemäß der Erfindung integriert sind, zentral im Feld vorgesehen werden, wo typisch nur wenige unterschiedliche Programmschritte innerhalb einer Sequenzerstruktur abzuarbeiten sind, weil dies, wie erkannt wurde, für herkömmliche Datenstromanwendungen sehr gute Ergebnisse gibt, während an den Feldrändern komplexere Sequenzerstrukturen aufgebaut werden können, bei denen etwa eine ALU-PAE, die eine separate Einheit darstellt, neben einer separaten RAM-PAE und gegebenenfalls einer Reihe I/O-PAEs unter Verwendung bzw. Anordnung entsprechender Steuerleitungen oder Verbindungen

15

20

25

30



derselben angeordnet werden können, weil dort oftmals mehr Speicher benötigt wird, etwa um im Feldzentralbereich des Zellelementefeldes erzeugte Ergebnisse zwischenzuspeichern und/oder für das Datenströmen durch dieses benötigte Daten vorabzulegen und/oder entsprechend aufzubereiten.

Wenn, etwa in der Feldmitte, Zellen vorgesehen werden, die Speicherzellmittel und Funktionszellmittel integrieren, so kann in diesen ein kleiner Speicher für verschiedene, von den Funktionzellmittel wie der ALU auszuführende Befehle vorgesehen sein. Es ist hier insbesondere möglich, den Befehls- beziehungsweise Konfigurationsspeicher zu trennen von einem Datenspeicher, und es ist möglich, den Funktionsspeicher so groß auszubilden, dass alternativ eine von mehreren, beispielsweise zwei, unterschiedlichen Sequenzen abgearbeitet werden kann. Die jeweils abzuarbeitende Sequenz kann im Ansprechen auf in der Zelle generierte Ergebnisse und/oder in die Zelle von außen eingehende Steuersignale, wie Carry, Overflow- usw. Triggersignale erfolgen. Auf diese Weise wird diese Anordnung auch verwendbar für Verfahren der Wave-Rekonfiguration.

Es ist auf diese Weise möglich, lediglich durch Vorsehen einer dedizierten und dediziert funktionszellenkontrollierten Steuerverbindung zwischen Funktionszelle bzw. Funktionszellmittel und Speicherzelle bzw. Speicherzellmittel bereits mit nur zwei Elementen, die über geeignete Busse verbunden sind, eine Sequenzerstruktur in einem Zellelementefeld aufzubauen, ohne dass ansonsten weitere Maßnahmen und/oder bauliche Veränderungen erforderlich sind. In der Speicherzelle können Daten, Adressen, Programmschritte usw. in per se aus herkömmlichen Prozessoren bekannter Weise abgelegt werden. Weil beide

Elemente auch in anderer Weise bei entsprechender Konfiguration einsetzbar sind, ergibt sich eine besonders effiziente Bauweise, die sowohl Sequenzerstrukturen als auch vektoriellen und/oder parallelisierbaren Strukturen besonders gut anpaßbar ist. So können allein durch geeignete PAE-Ausgestaltungen Parallelisierungen unterstützt werden, etwa durch das Vorsehen von in zwei unterschiedliche räumliche Richtungen arbeitende PAEs und/oder durch mit Datendurchschleuseregistern versehene Zelleinheiten.

10

20

25

30

Es ist einsichtig, dass durch die Verwendung von lediglich zwei Zellen in einem Zellelementefeld, nämlich der Funktionszelle und der Informationsbereitstellungszelle eine Vielzahl von sequenzerartigen Strukturen in dem rekonfigurierbaren Zellelementefeld aufgebaut werden kann. Dies ist insofern vorteilhaft, als oftmals bei der Datenverarbeitung, etwa in einem multitaskingfähigen Betriebssystem, eine Reihe unterschiedlicher und voneinander per se verschiedener Aufgaben abgearbeitet werden muß. Es können dann eine Vielzahl derartiger Aufgaben in einem einzigen Zellelementefeld effektiv gleichzeitig abgearbeitet werden. Die Vorteile für Echtzeitanwendungen sind offensichtlich. Weiter ist es auch möglich, die einzelnen Sequenzerstrukturen, die in einem Zellelementefeld unter Vorsehung der erfindungsgemäßen Steuerverbindung aufgebaut werden, mit unterschiedlichen Taktraten zu betreiben, etwa um den Stromverbrauch dadurch zu senken, dass Aufgaben mit geringerer Priorität langsamer abgearbeitet werden. Es ist überdies möglich, bei der Ausführung per se weitgehend paralleler Algorithmen sequenzerartige Programmteile in dem Feld parallel oder vektoriell abzuarbeiten und umgekehrt.

20

25


30




Typisch wird jedoch bevorzugt sein, dass sequenzerartige Strukturen im Zellelementefeld, seien es sequenzerartige Strukturen mit in einem durch Verbindung mit Nachbarzellen oder Bussen verbundenen Bereich oder seien es Kombinationen 5 aus räumlich unterscheidbaren, separaten und auch separat verwendbaren Funktionszellelementen, wie ALU-PAEs und Speicherzellelementen wie RAM-PAEs, höher getaktet werden. Dies hat den Vorteil, dass sequenzielle Programmteile, die sich allenfalls sehr schlecht parallelisieren lassen, in einer 10 allgemeinen Datenflussverarbeitung einsetzen lassen, ohne dass die Gesamtdatenverarbeitung beeinträchtigt wird. Beispiele hierfür sind etwa gegeben durch eine HUFFMANN-Codierung, die wesentlich besser sequenziell als parallel abarbeitbar ist und die zugleich für Anwendungen wie die MPEG4-Codierung eine wichtige Rolle spielt, wobei aber die wesentlichen anderen Teile der MPEG4-Codierung gut parallelisierbar sind. Es wird dann eine parallele Datenverarbeitung für die meisten Teile eines Algorithmus verwendet und ein sequenzieller Abarbeitungsblock darin vorgesehen. Typisch wird eine Erhöhung der Taktfrequenz im Sequenzerbereich um einen Faktor 2 bis 4 schon ausreichend sein.

Es sei erwähnt, dass an Stelle einer streifenartigen Anordnung unterschiedlicher Zellelemente auch eine andere, insbesondere multidimensionale Gruppierung gewählt werden kann.

Das Zellelementefeld mit den in Funktion und/oder Vernetzung konfigurierbaren Zellen kann einsichtigerweise einen Prozessor, einen Coprozessor und/oder einen Mikrocontroller bilden, bzw. eine parallele Vielzahl oder Kombinationen derselben.





Die Funktionszellen sind typisch als arithmetische Logikeinheiten gebildet, wobei sie insbesondere grobgranulare Elemente darstellen, die aber z. B. mit einer feingranularen Statemachine versehen sein können. In einem besonders bevorzugten Ausführungsbeispiel handelt es sich bei den ALUs um sogenannte erweiterte ALUs (EALU), wie diese in den früheren Anmeldungen des vorliegenden Anmelders beschrieben wurden. Eine Erweiterung kann insbesondere die Steuerleitungskontrolle, Befehlsdekodiereinheit etc. umfassen, soweit erforderlich.

10

15

25

Die Speicherzellen können Daten und/oder Informationen flüchtig und/oder nichtflüchtig speichern. Wenn in den Speicherzellen abgelegte Informationen, seien es Programmschritte, Adressen für einen Zugriff auf Daten oder registerartig bzw. heap-artig abgelegte Daten als flüchtige Daten abgelegt sind, so kann eine vollständige Rekonfiguration während des Betriebes erfolgen. Alternativ ist es möglich, nichtflüchtige Speicherzellen vorzusehen. Die nichtflüchtigen Speicherzellen können etwa als EE-Prom-Bereich und dergleichen vorgesehen werden, in die ein rudimentäres Bios-Programm abgelegt wird, das bei Inbetriebnahme der Anordnung auszuführen ist. Auf diese Weise kann ohne weitere Bauteile eine Inbetriebnahme einer Datenverarbeitungseinrichtung erfolgen. Ein nichtflüchtiger Datenspeicher kann auch dann vorgesehen werden, wenn aus Kosten- und/der Raumgründen beschlossen wird, dass immer wieder dieselben Programmteile auszuführen sind, wobei auch unter solch festen Programmteilen, etwa nach Art der WAVE-Rekonfiguration, im Betrieb gewechselt werden kann. Die Möglichkeiten, derartige nichtflüchtige Speicher vorzusehen und zu verwenden, sind Gegenstand anderer Schutzrechte des Anmelders. Es ist möglich, sowohl flüchtige als auch nichtflüchtige Daten in den Speicherzellen abzuspeichern, etwa um

-15

25

30



ein Bios-Programm fest abzulegen und die Speicherzelle dennoch für andere Zwecke nutzen zu können.

Die Speicherzelle ist bevorzugt so ausgebildet, dass sie eine hinreichende Vielzahl von zu verarbeitenden Daten und/oder abzuarbeitenden Programmteilen speichern kann. Es sei dabei darauf hingewiesen, dass diese Programmteile sowohl als Programmschritte ausgebildet sein können, die jeweils vorgeben, was eine einzelne, insbesondere die zugeordnete PAE, also insbesondere die die Speicherzelle steuernde Funktionszelle, im nächsten Schritt zu tun hat, als auch ganze Konfigurationen für Feldbereiche oder andere Felder beinhalten kann. In einem solchen Fall ist es ohne weiteres möglich, dass die aufgebaute Sequenzerstruktur einen Befehl ausgibt, auf Grund dessen eine Rekonfiguration von Zellelementefeldbereichen erfolgt. Damit arbeitet die diese Konfiguration auslösende Funktionszelle dann zugleich als Ladelogik. Es sei darauf hingewiesen, dass die Konfiguration von anderen Zellen wiederum dergestalt erfolgen kann, dass dort eine sequenzerartige Datenverarbeitung erfolgt und es ist in diesen Feldern wiederum möglich, andere Zellen im Verlauf der Programmarbeitung zu konfigurieren bzw. rekonfigurieren. Damit ergibt sich ein iteratives Konfigurieren von Zellelementebereichen und es ist ein Einschachteln von Programmen mit Sequenzer- und Parallel-Strukturen möglich, die ähnlich ineinander geschachtelt sind wie eine Babuschka. Es sei darauf hingewiesen, dass hier insbesondere durch Ein-Ausgabezellen ein Zugriff auf weitere Zellelementefelder außerhalb eines einzelnen integrierten Bausteines erfolgen kann, was die Gesamtrechenleistung massiv erhöhen kann. Es ist insbesondere möglich, bei Auftreten von Konfigurationen in einem Codeteil einer in ein Zellelementefeld hineinkonfigurierten Sequenzerstruktur gege-




benenfalls entweder die Konfigurationsanforderungen auf einem zugewiesenen Zellelementefeld, das von der jeweiligen Seguenzerstruktur allein verwaltet wird, durchzuführen und/oder es können derartige Anforderungen an eine Konfigurations-5 Mastereinheit abgegeben werden, um sicherzustellen, dass eine gleichmäßige Belegung aller Zellelementefelder erfolgt. Es ergibt sich somit quasi ein Unterprogrammaufruf durch Übergabe von erforderlichen Konfigurationen an Zellen oder Ladelogiken. Dies wird für sich als schutzwürdig angesehen. Es sei auch darauf hingewiesen, dass die Zellen, sofern sie selbst für die Konfiguration anderer Zellelementfeldbereiche Zuständigkeit besitzen, mit hard- oder softwareartig implementierten FILMO-Strukturen und dergleichen zur Sicherstellung einer ordnungsgemäßen Rekonfiguration versehen sein können. Auf die Möglichkeit, die Speicherzellen während der Abarbeitung von Befehlen derart zu beschreiben, dass sich der abzuarbeitende Code bzw. das abzuarbeitende Programm ändert, sei hingewiesen. In einer besonders bevorzugten Variante ist diese Art der Selbstmodifikation (SM) aber durch eine entsprechende Steuerung über die Funktionszelle unterdrückt. -20

Es ist möglich, dass die Speicherzelle abgespeicherte Information auf die Ansteuerung der sie steuernden Funktionszelle hin direkt oder indirekt auf einen zur Funktionszelle führenden Bus gibt. Die indirekte Ausgabe kann insbesondere dann erfolgen, wenn beide Zellen benachbart liegen und die durch Ansteuerung angeforderte Information an die ALU-PAE über ein Bussegment eintreffen muß, das nicht unmittelbar mit dem Ausgang der Speicherzelle verbunden werden kann. In einem solchen Fall kann die Speicherzelle Daten auf dieses Bussystem insbesondere über Rückwärtsregister (Backward-Register) ausgeben. Es ist daher bevorzugt, wenn zumindest eine von Spei-



25



cherzelle und/oder Funktionszelle ein solches BackwardRegister aufweist, welches im Informationsweg zwischen Speicherzelle und Funktionszelle angeordnet werden kann. Diese
Register brauchen in einem solchen Fall nicht zwingend mit

weiteren Funktionalitäten versehen sein, obwohl dies etwa bei
Anforderung von Daten aus der Speicherzelle für die weitere
Verarbeitung, entsprechend einem herkömmlichen LOAD-Befehl
eines typischen Mikroprozessors, zur Veränderung der Daten
noch vor dem Hineinladen in die PAE ohne weiteres denkbar
ist, um z. B. einen Befehl LOAD++ zu realisieren. Die Datendurchleitung durch in umgekehrter Richtung arbeitende ALUs
und dergleichen aufweisende PAEs sei erwähnt.

Die Speicherzelle wird bevorzugt dazu angeordnet sein, Informationen von der sie steuernden Funktionszelle zu empfangen, wobei auch weiter ein Informationseinspeichern über eine Ein-Ausgabezelle und/oder eine die Speicherzelle nicht steuernde Zelle möglich ist. Insbesondere dann, wenn Daten von einer Ein-Ausgabezelle in die Speicherzelle geschrieben werden sollen, ist es bevorzugt, wenn auch diese Ein-Ausgabezelle (I/O-PAE) von der Funktionszelle gesteuert wird. Dabei kann etwa die Adresse, bei welcher eine in die Speicherzelle zu schreibende oder gegebenenfalls auch direkt an die Funktionszelle (PAE) übertragene Information zu lesen ist, an die I/O-PAE von der ALU-PAE übermittelt werden. Es sei in diesem Zusammenhang darauf hingewiesen, dass diese Adresse über eine Adreßübersetzungstabelle (Adresstranslationtable), einen Adresstranslationbuffer oder eine MMU-artige Struktur in der I/O-PAE festgelegt werden kann. Es ergeben sich in einem solchen Fall die vollen Funktionalitäten typischer Mikroprozessoren. Dass sich auch eine I/O-Funktionalität mit einem Funktionszellmittel, einem Speicherzellmittel und/oder einer



Funktionszellmittel-Speicherzellmittel-Kombination integrieren lässt, sei erwähnt.

Der Kombination von Funktionszellen und Speicherzellen, sei es als integrierte Funktionszellen- und Speicherzellen-Kombination oder als aus separaten Einheiten aufgebaute Funktionszellen- und Speicherzellen-Kombination ist demnach in einer bevorzugten Variante zumindest ein Ein-Ausgabe-Mittel zugeordnet, mit welchem dann an eine externe Einheit, eine andere Funktionszelle, Funktionszellen-Speicherzellen-Kombination und/oder Speicherzellen Information gesandt und/oder von dieser empfangen werden kann.

Die Ein-Ausgabe-Einheit wird dabei bevorzugt gleichfalls zum
15 Empfang von Steuerbefehlen aus der Funktionszelle bzw. vom
Funktionszellmittel ausgebildet.

In einer bevorzugten Variante ist die Steuerverbindung dazu ausgebildet, zumindest einige und bevorzugt alle der nachfolgenden Befehle zu übertragen:

OPCODE FETCH,
DATA WRITE INTERN,
DATA WRITE EXTERN,

25 DATA READ INTERN,
DATA READ EXTERN,
ADRESSPOINTER WRITE INTERN,
ADRESSPOINTER WRITE EXTERN,
ADRESSPOINTER READ INTERN,
ADRESSPOINTER READ EXTERN,
PROGRAMMPOINTER WRITE INTERN,
PROGRAMMPOINTER WRITE EXTERN,



PROGRAMMPOINTER READ INTERN,
PROGRAMMPOINTER READ EXTERN,
STACKPOINTER WRITE INTERN,
STACKPOINTER WRITE EXTERN,
STACKPOINTER READ INTERN,
STACKPOINTER READ EXTERN,
PUSH,
POP,
PROGRAMMPOINTER INCREMENT.

10

Dies kann durch eine entsprechende Bitbreite der Steuerleitung und eine zugeordnete Decodierung bei den Empfängern erfolgen. Die jeweils erforderlichen Steuer- und Decodiermittel können problemfrei und kostengünstig vorgesehen werden. Wie ersichtlich, ergibt sich mit den Befehlen eine praktisch vollständige Sequenzerfähigkeit der Anordnung. Dass auf diese Weise eine Allgemeinzweckprozessordatenverarbeitungseinheit erhalten wird, sei erwähnt.

Die Anordnung wird typisch so gewählt sein, dass die Funktionszelle als alleiniger Master auf die Steuerverbindung
und/oder ein als Steuerverbindung dienendes Bussegment bzw.
Bussystem zugreifen kann. Es ergibt sich somit eine Anordnung, bei der die Steuerleitung als Command-Leitung wirkt,
wie sie in herkömmlichen Prozessoren vorgesehen ist.

Die Funktionszelle und die Speicherzelle bzw. I/O-Zelle sind bevorzugt benachbart angeordnet. Unter benachbart kann dabei wie bevorzugt verstanden werden, dass die Zellen unmittelbar nebeneinander angeordnet sind. Unmittelbar bedeutet insbesondere eine Kombination solcher Zellen zu integrierten Einheiten, die wiederholt auf dem Zellelementefeld bzw. als Teil

.10


15

20

25



desselben vorgesehen werden, um das Feld zu bilden. Es kann damit eine integrale Einheit aus Speicher- und Logikzellen gemeint sein. Alternativ befinden sie sich zumindest dicht beieinander. Die Anordnung der Funktions- und Speicherzellen in integrierter bzw. enger Nachbarschaft zueinander sorgt dafür, dass keine, jedenfalls keine signifikanten Latenzzeiten zwischen Ansteuerung und Dateneingang der angeforderten Information in der Funktionszelle auftreten, nur weil die Verbindungen zwischen den Zellen zu lang sind. Dies sei als "direkt" verstanden. Müssen Latenzzeiten berücksichtigt werden, so kann auch ein Pipelining in den Sequenzerstrukturen vorgesehen werden. Dies wird besonders wichtig bei sehr hoch getakteten Anordnungen. Es sei darauf hingewiesen, dass es ohne weiteres möglich ist, entsprechend hochfrequent getaktete Zelleinheiten vorzusehen, die wie im Stand der Technik per se bekannt, auch entsprechend schnell auf geeignete Speicherzellen zugreifen können. Auch in einem solchen Fall, etwa wenn per se bekannte Architekturelemente für die Funktionszellen verwendet werden, wird gleichzeitig eine Rekonfigurierbarkeit des Funktionszellenelementes und der zugehörigen Vernetzungen vorzusehen sein. In einer besonders bevorzugten Variante sind die Funktionszellen, die Informationsbereitstellungszellen wie Speicherzellen, I/O-Zellen und dergleichen multidimensional angeordnet, insbesondere nach Art einer Matrix bzw. auf Gitterpunkten eines eindimensionalen Gitters usw. Wenn eine regelmäßige Struktur vorliegt, wie dies dort der Fall ist, wird einer Zelle typisch aus einer ersten Reihe Information, das heißt Operanden, Konfigurationen, Triggersignale usw. zugeführt, während in einer darunterliegende Reihe Daten, Triggersignale und andere Informationen abgegeben werden. In einem solchen Fall wird es bevorzugt sein, wenn die Zellen in ein und derselben Reihe liegen und es kann dann der Informa-



tionstransfer aus der Informationsbereitstellungszelle in den erforderlichen Eingang der Funktionszelle über ein Backward-Register erfolgen. Die Möglichkeit, die Register für Pipelining zu benutzen, sei erwähnt.

5

Es wird weiter Schutz beansprucht für ein Verfahren zum Betrieb eines Zellelementefeldes, insbesondere multidimensionalen Zellelementefeldes mit Funktionszellen zur Ausführung algebraischer und/oder logischer Funktionen und Informationsbereitstellungszellen, insbesondere Speicherzellen und/oder Ein-Ausgabezellen zum Empfangen und/oder Ausgeben von Informationen und/oder Speichern derselben, wobei zumindest eine der Funktionszellen Steuerbefehle an zumindest eine Informationsbereitstellungszelle ausgibt, dort im Ansprechen auf die Steuerbefehle Information für die Funktionszelle bereitgestellt wird und die Funktionszelle dazu ausgebildet ist, die weitere Datenverarbeitung im Ansprechen auf die bereitgestellte Information durchzuführen, um so zumindest zeitweise sequenzerartig Daten zu verarbeiten.


20

25

30

Es wird also in einem rekonfigurierbaren Feld durch die Ausgabe der Steuerbefehle an die Speicherzelle einer Sequenzerstruktur eine sequenzerartige Datenverarbeitung ermöglicht. Die Befehle, die als Steuerbefehle von der Funktionszelle ausgegeben werden können, ermöglichen dabei einen sequenzerartigen Betrieb, wie er aus herkömmlichen Prozessoren bekannt ist. Es sei darauf hingewiesen, dass es ohne weiteres möglich ist, nur Teile der oben genannten Befehle zu implementieren und dennoch eine vollständig sequenzerartige Datenverarbeitung zu gewährleisten.

- 15 -



Die Erfindung wird im folgenden und beispielsweise anhand der Zeichnungen beschrieben. In dieser ist gezeigt durch:

	Fig.	1	ein erfindungsgemäßes Zellelementefeld,
5	Fig.	2a	ein Detail hiervon,
	Fig.	2b,c	das Detail von Fig. 2a während verschiedener
			Datenverarbeitungszeiten,
	Fig.	3 .	eine alternative Ausführungsform des Details
			von Fig. 2,
10	Fig.	4	eine besonders bevorzugte Variante des
			Details,
	Fig.	5	ein Beispiel für die Funktionsfaltung auf
			eine Funktionszellen-Speicherzellen-Kombi-
			nation der Erfindung,
15	Fig.	6a .	ein Beispiel einer sequenziell-parallelen
			Datenverarbeitung,
	Fig.	6b	ein besonders bevorzugtes Ausführungsbeispiel
			der Erfindung,
	Fig.	7	eine Alternative zu einer Funktionsfaltungs-
20			einheit.

Nach Fig. 1 umfaßt ein allgemein mit 1 bezeichnetes Zellelementefeld zur Datenverarbeitung 1 Funktionszellmittel 2 zur Ausführung von arithmetischen und/oder logischen Funktionen sowie Speicherzellmittel 3, um Informationen zu empfangen, abzuspeichern und/oder auszugeben, wobei eine Steuerverbindung 4 von Funktionszellen 2 zu den Speicherzellen 3 geführt ist.

Das Zellelementefeld 1 ist in der Vernetzung der Elemente 2, 3, 4 frei konfigurierbar, und zwar ohne den laufenden Betrieb nicht neu zu konfigurierender Zellelementeteile zu stören.



Dabei können die Verbindungen konfiguriert werden, indem Bussysteme 5 wie erforderlich geschaltet werden. Weiter sind die Funktionszellen 2 in ihrer jeweiligen Funktion konfigurierbar. Bei den Funktionszellen handelt es sich um arithmetische Logikeinheiten, die um bestimmte, Rekonfiguration ermöglichende Schaltkreise erweitert sind, wie Statemachines, Schnittstellenbeschaltung zur Kommunikation mit der externen Ladelogik 6 usw. Auf die entsprechenden Voranmeldungen des Anmelders wird hingewiesen.

10


15


25

30

Die Zellelemente 2, 3 des Zellelementefeldes 1 sind zweidimensional in Reihen und Spalten angeordnet, wobei jeweils eine Speicherzelle 3 unmittelbar neben einer Funktionszelle 2 liegt und hier je Reihe drei Speicherzellen-Funktionszellen-Paare vorliegen, in denen die Funktions- und Speicherzellen jeweils über Steuerverbindungen 4 miteinander verbunden sind. Die Funktions- und Speicherzellen 2, 3, bzw. die Kombination dieser, weisen Eingänge auf, die mit dem Bussystem oberhalb der Reihe, in der sich die jeweiligen Zellelemente befinden, verbindbar sind, um Daten davon zu empfangen. Weiter weisen die Zellen 2, 3 Ausgänge auf, die auf das Bussystem 5 unterhalb der Reihe Daten ausgeben. Wie noch erläutert werden wird, ist überdies jede Speicherzelle 3 mit einem Rückwärtsregister (BW) versehen, durch welches Daten von dem Bus unterhalb einer Reihe auf den Bus oberhalb der jeweiligen Reihe durchgeschleust werden können.

Das Speicherzellmittel 3 weist zugleich bevorzugt wenigstens 3 Speicherbereiche auf, nämlich einen sogenannten Datenbereich, einen Programmspeicherbereich und eine Stackbereich usw. Es kann allerdings in anderen Varianten der Erfindung ausreichend sein, lediglich zwei Bereiche vorzusehen, nämlich





einen Datenspeicher und einen Programmspeicherbereich, die jeweils Teil eines Speicherzellmittels bilden können. Es ist insbesondere möglich, nicht einfach eine Trennung eines per se homogenen und hardwareseitig identischen Speichers in unterschiedliche Bereiche vorzunehmen, sondern tatsächlich physikalisch bzw. hardwaretechnisch getrennte Speicherbereiche vorzusehen. Dabei kann insbesondere auch eine Anpassung der Speicherbreite und/oder Tiefe an jeweilige Erfordernisse vorgesehen werden. Bei Auslegung eines Speichers dergestalt, dass er im Betrieb einen Programmbereich und einen Datenbereich aufweist, wird es bevorzugt sein, diesen Speicher bzw. Speicherbereich für den gleichzeitigen Zugriff auf Daten- und Programmspeicherbereiche auszubilden, etwa als Dual-Port-Memory. Es kann auch möglich sein, eng angekoppelte Speicherbereiche, insbesondere innerhalb einer Speicherzellmittel-Funktionszellmittel-Kombination, die zu einem integrierten Bereich gebildet ist, als reinen Cache-Speicher vorzusehen, in den insbesondere Daten aus entfernteren Speicherplätzen für den schnellen Zügriff während der Datenverarbeitung vor-20 beladen werden.

Mit Ausnahme der Steuerverbindungen 4 und der zugeordneten Schaltungen innerhalb der Funktionszellen (ALU in Fig. 2) bzw. Speicherzellen (RAM in Fig. 2) handelt es sich bei dem Zellelementefeld zur Datenverarbeitung von Fig. 1 um ein herkömmliches Zellelementefeld, wie es bei rekonfigurierbaren Datenverarbeitunsanordnungen, beispielsweise einer VPU entsprechend der XPP-Technologie des Anmelders gebräuchlich und bekannt ist. Insbesondere kann das Zellelementefeld von Fig. 1 wie bekannt betrieben werden, weist also entsprechende Beschaltungen zur Wave-Rekonfiguration, zum Debugging, Übertragen von Triggersignalen etc. auf.

15

20

25

30



Erste Besonderheiten des Zellelementefeldes der vorliegenden Erfindung ergeben sich aus der Steuerverbindung 4 und der zugehörigen Beschaltung, die nachfolgend näher beschrieben werden wird mit Bezug auf die Fig. 2a-c. Es sei dabei erwähnt, dass während in Fig. 1 eine Steuerverbindung 4 stets von einem weiter links liegende Funktionszellenelement zu einer weiter rechts liegenden Speicherzelle geführt ist, und zwar nur und genau zu einer solchen Speicherzelle, es einleuchtenderweise möglich ist, auch für die Steuerleitungen eine konfigurierbare Vernetzung vorzusehen, um entweder an anderer Stelle liegende Speicherzellen anzusprechen und/oder um ggf. mehr als eine Speicherzelle ansprechen zu können, wenn etwa in großem Umfange Speicherbedarf für Informationen besteht, die von den Speicherzellen zu empfangen, abzuspeichern und/oder auszugeben ist. Aus Gründen der Übersichtlichkeit wird aber in Fig. 1 und 2 lediglich auf fest vorgesehene einzelne Steuerverbindungen Bezug genommen, was das Verständnis der Erfindung wesentlich erleichtert. Die Steuerverbindung ist im übrigen erforderlichenfalls durch herkömmliche Leitungen, entsprechende Protokolle vorausgesetzt, substituierbar.

In Fig. 2 ist die Funktionszelle 2 als ALU und die Funktionszelle 3 als RAM bezeichnet. Oberhalb der Reihe, in der die Zellen liegen, verläuft der Bus 5a, der das bereits erwähnte Backward-Register 3a mit den Eingängen 3b der Speicherzelle und 2b der ALU verbindet. Das unterhalb der Reihe verlaufende Bussystem ist mit 5b bezeichnet und es sind von dem Bussystem 5a, 5b nur die relevanten Segmente gezeichnet. Es ist erkennbar, dass das Bussystem 5b alternativ Daten erhält aus einem Ausgang 2c der ALU 2, einem Ausgang 3c des RAM 3 und dass es Daten in den Eingang 3al des Backward-Registers führt.



Die ALU 2 weist zugleich weitere Ein- und Ausgänge 2al, 2a2 auf, die auf andere Bussegmente geschaltet sein können und über welche die ALU Daten wie Operanden empfängt bzw. Ergebnisse ausgibt.

5


15

20

Die Steuerverbindung 4 befindet sich dauerhaft unter der Kontrolle der erweiterten Schaltkreise der ALU und stellt hier eine Verbindung dar, über welche eine Vielzahl von Bits übertragen werden kann. Die Breite der Steuerverbindung 4 ist da-10 bei so gewählt, dass zumindest die folgenden Steuerbefehle an die Speicherzelle übertragen werden können: DATA WRITE, DATA READ, ADRESSPOINTER WRITE, ADRESSPOINTER READ, PROGRAMMPOIN-TER WRITE, PROGRAMMPOINTER READ, PROGRAMMPOINTER INCREMENT, STACKPOINTER WRITE, STACKPOINTER READ, PUSH, POP. Die Speicherzelle 3 weist zugleich wenigstens drei Speicherbereiche auf, nämlich einen sog. Stack-Bereich, einen Heap-Bereich und einen Programm-Bereich. Jedem Bereich ist dabei ein eigener Zeiger zugeordnet, über den bestimmt ist, auf welchen Bereich des Stacks, des Heaps und des Programmbereiches jeweils lesend oder schreibend zugegriffen wird.

Der Bus 5a wird im Zeitmultiplex gemeinsam von den Einheiten 2 und 3 verwendet. Dies ist in den Fig. 2b, 2c angedeutet. So ist in Fig. 2b eine Situation gezeigt, in welcher aus dem Ausgang 2a2 der ALU-PAE Daten über das Backward-Register auf den Eingang der RAM-Zelle gesandt werden können, wohingegen der zeitgleich bestehenden, wenngleich nicht benutzten Verbindung zwischen dem Ausgang 3c des RAM zum Bus 5b und der Verbindung zwischen dem Ausgang des Backward-Registers BW zum Eingang 2b der ALU-PAE zum Zeitpunkt von Fig. 2b keine Bedeu-30 tung zukommt, weshalb diese gestrichelt angedeutet sind. In

Fig. 2c ist hingegen ein Zeitpunkt gezeigt, zu welchem die




Speicherzelle 3 über ihren Ausgang 3c aus dem über Steuerleitung 4 bestimmten Speicherbereich Stack, Heap oder Program die Information über das Backward-Register an den Eingang 2b der ALU-PAE 2 speist, während der Ausgang der ALU-PAE 2c inaktiv ist und am Eingang 3b der RAM-PAE kein Signal empfangen wird. Aus diesem Grund sind die entsprechenden Verbindungen strichpunktiert und somit als inaktiv dargestellt.


Innerhalb der RAM-Zelle 3 ist eine Schaltung 3d vorgesehen, in der die über die Steuerleitung 4 bzw. das Steuerleitungs-bussegment 4 empfangene Information decodiert wird.

Die Erfindung wird verwendet wie folgt:

Is Zunächst empfängt die ALU 2 Konfigurationsinformation von einer zentralen Ladelogik, wie im Stand der Technik bereits bekannt. Die Informationsübertragung kann in per se bekannter Weise unter Verwendung des RDY/ACK-Protokolls und dergleichen geschehen. Auf die Möglichkeit, bei der Ladelogik einen FIL- MO-Speicher usw. vorzusehen, um eine ordnungsgemäße Konfiguration der Anordnung zu ermöglichen, wird hingewiesen.

Mit den Daten für die Konfiguration der ALU 2 wird zugleich eine Reihe von Daten aus der Ladelogik übertragen, die ein sequenzerartig abzuarbeitendes Programm bzw. Programmteil darstellt. Verwiesen wird hierzu nur beispielhaft auf Fig. 6a, bei welcher die HUFFMANN-Codierung als zentraler sequenzieller Teil einer per se datenflussartig erfolgenden MPEG4-Codierung dargestellt ist. Die ALU gibt deshalb während ihrer Konfiguration auf der Leitung 4 einen entsprechenden Befehl aus, der den Programmzeiger zum Schreiben auf einen vorgegebenen Wert innerhalb des RAM setzt. Danach werden von der





Ladelogik bei der ALU empfangene Daten über den Ausgang 2c über den Bus 5b1 und das Backward-Register 3a gespeist und gelangen von dort in den Eingang 3b der RAM-PAE 3. Von der Einheit 3d werden entsprechend des Steuerbefehls auf Steuerleitung 4 dann Daten auf den angewiesenen Programmspeicherplatz geschrieben. Dies wiederholt sich, bis sämtliche, von der Ladelogik bei der Konfiguration empfangenen Programmteile in der Speicherzelle 3 abgelegt sind. Wenn dann die Konfiguration der ALU beendet ist, wird diese durch Ausgabe der entsprechenden Befehle auf der Steuerleitung 4 die nächsten, von ihr sequenzerartig abzuarbeitenden Programmschritte anfordern und über den Ausgang 3c, den Bus 5b, das Backward-Register der RAM-PAE 3 und den Bus 5a an ihrem Eingang empfangen. Während der Programmabarbeitung können dabei Situationen auftreten, bei denen Sprünge innerhalb des Programmspeicherbereiches erforderlich sind, Daten in die ALU-PAE aus der RAM-PAE geladen werden, Daten im Stack abgelegt werden müssen usw. Die diesbezügliche Kommunikation zwischen ALU-PAE und RAM-PAE erfolgt über die Steuerleitung 4, so dass die ALU-PAE zu jedem Zeitpunkt die Dekodierung durchführen kann. Überdies können auch, wie bei einem herkömmlichen Mikroprozessor, Daten aus einem Stack oder einem anderen RAM-Speicherbereich empfangen werden und es können überdies Daten von außerhalb als Operanden in der ALU-PAE empfangen werden.


25

30

20

10

Es findet dabei die Abarbeitung der Programmsequenz statt, die in den RAM-PAE durch die Ladelogik vorkonfiguriert wurde. In der ALU-PAE wird dabei zugleich, wie per se erforderlich, eine Befehlsdecodierung vorgenommen. Dies geschieht mit den per se gleichen Schaltkreisen, die schon für die Decodierung der von der Ladelogik erhaltenen Befehle verwendet werden.



Es wird über die ALU zu jedem Zeitpunkt die Steuerleitung 4 kontrolliert, dass die RAM-Zelle stets genau die Art des Speicherzugriffes befolgt, die von der ALU vorgegeben ist. Auf diese Weise ist sichergestellt, dass ungeachtet der Zeitmultiplex-Benutzung der Buselemente 5a, b jederzeit den in der Sequenzerstruktur vorhandenen Elementen vorgegeben ist, ob auf den Bussen Adressen für zu holende und/oder zu schreibende Daten oder Codes liegen oder ob und gegebenenfalls wohin Daten zu schreiben sind etc.

10

Die in Bezug auf Fig. 2 gezeigte Anordnung kann auf unterschiedliche Arten erweitert oder verändert werden. Besonders relevant sind die in Fig. 3, 4 und 6 dargestellten Varianten.

Nach Fig. 3 ist zur Verbindung von oberen und unteren Bussen 15 nicht nur ein Backward-Register an der RAM-PAE vorgesehen, sondern es sind auch ein Vorwärts-Register an der RAM-PAE und Vorwärts- und Rückwärts-Register an der ALU-PAE vorhanden. Diese können, wie durch die Mehrfach-Pfeile angedeutet, dazu dienen, von anderen Einheiten, wie externen Hosts, externen 20 Peripherie-Geräten wie Festplatten, Hauptspeicher und dergleichen und/oder von anderen Sequenzerstrukturen, PAEs, RAM-PAEs etc. Daten zu empfangen und an diese zu senden. Wenn ein entsprechender Anforderungsbefehl für neue Programmteile aus der Sequenzerstruktur, die durch die ALU-PAE und die RAM-PAE gebildet ist, abgesandt wird, ist es möglich, Programmblöcke in der Sequenzerstruktur abzuarbeiten, die weit größer sind als jene, die in der RAM-PAE speicherbar sind. Dies ist insbesondere bei komplexen Datenverarbeitungsaufgaben, Sprüngen über weite Bereiche, insbesondere in Unterprogramme usw. von 30 massivem Vorteil.



Eine noch weiter bevorzugte Variante ist in Fig. 4 gezeigt.

Hier kommuniziert die ALU-PAE nicht nur mit einer RAM-PAE,
sondern zugleich mit einer Input/Output-PAE, die dazu ausgebildet ist, eine Schnittstellenbeschaltung für die Kommunikation mit externen Bauelementen vorzusehen, wie Festplatten,
anderen XPP-VPUs, fremden Prozessoren und Coprozessoren usw.
Wiederum ist die ALU-PAE die Einheit, die als Master für die
als "CMD" bezeichnete Steuerverbindung arbeitet und wiederum
werden die Busse in Multiplex-Weise verwendet. Auch hier kann
eine Übertragung von Daten von dem Bus unterhalb der Reihe in
den Bus oberhalb der Reihe durch das Backward-Register erfolgen.

Die in Fig. 4 gezeigte Anordnung ermöglicht es, externe Zugriffe auf nicht in der Speicherzelle RAM-PAE abspeicherbare Informationen besonders leicht zu gestalten und ermöglicht damit eine Anpassung der Sequenzerstruktur an bestehende, herkömmliche CPU-Technologien und deren Betriebsverfahren in noch stärkerem Maße insoweit, als nun in der Eingabe
20 Ausgabezelle Adressübersetzungsmittel, Speicherverwaltungseinheiten (MMU-Funktionen) und dergleichen implementiert sein können. Die RAM-PAE kann hier etwa als Cache, insbesondere aber als vorgeladener Cache dienen.

Es sei darauf hingewiesen, dass mehrere Sequenzerstrukturen gleichzeitig in ein und dasselbe Feld hineinkonfiguriert werden können, dass Funktionszellen, Speicherzellen und ggf.

Ein-Ausgabezellen wahlweise für Sequenzerstrukturen und/oder eine für die XPP-Technologie herkömmliche Weise konfiguriert werden können und dass es ohne weiteres möglich ist, dass eine ALU an eine andere ALU Daten ausgibt, die diese in einer Sequenzer-Weise konfigurieren und/oder zum Teil eines Zellel-



mentefeldes machen, mit dem eine bestimmte Konfiguration abgearbeitet wird. Auf diese Weise wird dann gegebenenfalls auch die Ladelogik entbehrlich.

Nach Fig. 6 sind zwei Ausführungsformen der Erfindung in ein und demselben Zellelementefeld vereinigt, nämlich an den Rändern aus jeweils zwei PAEs, nämlich je einer RAM- und einer ALU-PAE gebildete Sequenzer, und im Inneren mit integrierten RAM-ALU-PAEs als integrierten Funktionszellen-Speicherzelleneinheiten gebildete Sequenzer, wobei es möglich ist, nur einen Teil der feldinneren Zellen als Kombinationszellen zu bilden.

Fig. 5 zeigt rechts (Fig. 5c) eine Funktionszell-Speicher-15 zellmittel-Kombination.

Gemäß Fig. 5c umfasst eine allgemein mit 50 bezeichnete Funktionszell-Speicherzellmittel-Kombination Busverbindungen bzw. -eingänge 51 für den Eingang von Operanden- und Konfigurationsdaten sowie hier wie insbesondere bevorzugt möglich auch Triggersignale (nicht gezeigt) und dergleichen und einen Busausgang 52 für die Ausgabe entsprechender Daten bzw. Signale. Innerhalb der Funktionszellmittel-Speicherzellmittel-Kombination ist eine ALU 53 vorgesehen, sowie Eingangsregi-25 ster RiO bis Ri3 für Operandendaten und Triggersignal-Eingangsregister (nicht gezeigt). Die Konfigurationsdatenregister Rc0 bis Rc7 für Konfigurationsdaten bzw. ALU-Opcode-Daten, Resultatdatenregister Rd0'-R3' und Ausgangsregister RoO bis Ro3 für Resultate bzw. auszugebende Triggersignale. Die Register Rc und Rd für die Konfigurationsdaten bzw. Opcode-Daten werden von der ALU 53 über Steuerbefehlsleitungen 4 angesteuert und speisen über geeignete Datenleitungen Daten



in die ALU bzw. empfangen aus dieser Resultatdaten. Es ist weiter möglich, vom Bus 51 bzw. den Eingangsregistern Ri Information direkt auf die Ausgangsregister bzw. den Bus 52 zu speisen, genau so wie aus den Datenregistern RdO Informationen nicht nur an die ALU, sondern auch an die Ausgangsregister gespeist werden können. Erforderlichenfalls können Verbindungen zwischen den Speicherbereichen Rd und Rc vorgesehen werden, etwa zur Realisierung der Möglichkeit selbstmodifizierenden Codes.

10

20

Der Konfigurationsdatenbereich RcO bis Rc7 weist eine Steuerung auf, die es erlaubt, auf Teilen des Bereiches zu arbeiten, und zwar insbesondere wiederholt zyklisch und/oder durch Sprünge. Dies erlaubt es, beispielsweise in einer ersten Teilkonfiguration Befehle, die in RcO bis Rc3 liegen, wiederholt abzuarbeiten und, alternativ, etwa auf Eingang eines entsprechenden anderen Triggersignales über die Busleitung 51, Konfigurationsbefehle abzuarbeiten, die in Rc4 bis Rc7 liegen. Damit ist eine Ausführbarkeit einer Wave-Konfiguration gewährleistet. Es sei darauf hingewiesen, dass die abgelegten Konfigurationsbefehle typisch lediglich Anweisungen an die ALU darstellen, nicht jedoch vollständige Busverbindungen usw. definieren.

- Die in Fig. 5 dargestellte, vorbeschriebene Einheit ist hier dazu ausgebildet, mit dem vierfachen Takt betrieben zu werden, wie eine normale PAE ohne Speicherzellmittel und/oder Steuersignalleitungen 4.
- 30 Um auf der so gebildeten Funktionsfaltungseinheit (functionfolding-unit) sequenzerartig Daten in einem Datenfluss abzuarbeiten, werden zu vorgegebenen Algorithmen zunächst Daten-

flussgraphen bzw. -bereiche gemäß Fig. 5a erstellt. Dann werden jeder in dem Graph abzuarbeitenden Operation Speicherbereiche RcO zugewiesen, die in den Graph-Teilbereich einströmenden Daten internen Eingangsregistern RiO zugewiesen, die Zwischenresultate den Speichern RdO bis Rd3 zugewiesen und die Ausgabeergebnisse den Registern Ro. Mit dieser Zuweisung wird der Graphbereich auf der Function-Folding-Unit abarbeitbar. Es erfolgt quasi eine Datenfluss-Sequenzer-Transformation durch diese Hardware.

10

Es sei in diesem Zusammenhang erwähnt, daß es ganz allgemein bevorzugt sein wird, die Anordnung der vorliegenden Erfindung dergestalt zu verwenden, daß zunächst für ein Datenverarbeitungsprogramm mit einem Compiler ein Datenfluß- und ein Kontrollflußgraph erstellt wird, um dann eine entsprechende Par-15 titionierung vorzunehmen, wobei die durch die Partitionierung erhaltenen Stücke dann ganz oder teilweise zur Abarbeitung auf Sequenzer-Einheiten, wie sie z.B. gemäß der vorliegenden Erfindung gebildet sein können, abgearbeitet werden können. Auf diese Weise wird quasi eine datenflußartige Datenverar-20 beitung bei Fortschreiten von einer Zelle zur nächsten erzielt, aber innerhalb der Zelle(n) eine sequentielle Abarbeitung bewirkt. Dies ist vorteilhaft, wenn aufgrund der sehr hohen Rechenleistung einer Anordnung die Taktfrequenz erhöht werden soll, um im Gegenzug die Fläche bzw. Anzahl der Zellen 25 reduzieren zu können. Es sei hierbei auch erwähnt, daß es möglich ist, diesen transformationsartigen Übergang von einer einer rein datenflußartigen Daten-Verarbeitung zu einer Datenflußverarbeitung mit lokalsequentiellen Teilen dergestalt vorzunehmen, daß ein iterativer Prozeß durchlaufen wird, etwa 30 dergestalt, daß zunächst eine erste Partitionierung vorgenommen wird und dann, sollte bei dem nachfolgen-

15

20

den "Zusammenrollen" der partitionierten Teile auf Sequenzereinheiten festgestellt werden, daß zB die auf den Sequencern oder sonstigen Stellen verfügbaren Ressourcen nicht ausreichen, eine andere, dies berücksichtigende Partitionierung
und ein neuerliches "Zusammenrollen" vorzunehmen. Bei gewünscht intensiver Nutzung der Function-Folding-Units kann
die Registeranzahl gegebenenfalls erhöht werden.

Es sei auch darauf hingewiesen, dass vorliegend die Register als Speicherzellmittel oder Teile derselben aufgefasst werden. Es ist einsichtig, dass durch Vergrößerung der Speicherzellbereiche komplexere Aufgaben insbesondere auch sequenzerartig angeordnet werden können, dass aber mit den angegebenen geringen Größen schon wesentliche Teile wichtiger Algorithmen abgearbeitet werden können und zwar mit hoher Effizienz.

Im vorliegenden Beispiel werden die Funktionsfaltungseinheiten bevorzugt so gebildet, dass Daten durch diese hindurch geschaltet werden können, ohne in der ALU verarbeitet zu werden. Dies kann ausgenutzt werden, um ein Pfadbalancing zu erreichen, bei dem etwa Datenpakete über unterschiedliche Zweige verarbeitet und dann (wieder) zusammengeführt werden müssen, ohne dass Forward-Register, wie sie aus der Architektur des Anmelders bekannt sind, eingesetzt werden müssen. Zugleich und/oder alternativ ist es möglich, die Datenflussrichtung im Zellelementefeld durch entsprechende Ausrichtung von einigen Funktionszellmitteln, Speicherzellmitteln, Funktionsfaltungseinheiten nicht streng in eine Richtung laufen zu lassen, sondern in zwei entgegengesetzte Richtungen. So erhalten z. B. in jeder geraden Reihe die ALUs ihre Eingangsoperanden von der linken Seite her und in jeder ungeraden Reihe erhalten die ALUs ihre Eingangsoperanden von rechts.



Wenn Daten mehrfach durch das Feld gesandt werden müssen, ist eine solche Anordnung vorteilhaft, etwa bei ausgewalzten Schleifenkörpern usw. Die alternierende Anordnung muss dabei auch nicht streng sein. Für bestimmte Anwendungen können andere Geometrien gewählt werden. So könnte in der Feldmitte eine andere Laufrichtung als an den Rändern gewählt werden usw. Die Anordnung von Funktionszelleneinheiten gleicher Laufrichtung nebeneinander kann bezüglich der Busverbindungen vorteilhaft sein. Es sei darauf hingewiesen, dass die gegenläufige Anordnung von mehreren gerichteten Funktionszellen in einem Feld und die sich damit ergebende verbesserte Datenverarbeitung unabhängig vom Vorsehen einer Steuerleitung oder dergleichen als erfinderisch betrachtet wird.

15 Eine Alternative zu der in Fig. 5 gezeigten Funktionsfaltungseinheit ist in Fig. 7 gezeigt.



Patentansprüche

- Zellementefeld zur Datenverarbeitung mit Funktionszellmitteln zur Ausführung algebraischer und/oder logischer
 Funktionen und Speicherzellmitteln, um Information zu
 empfangen, abzuspeichern und/oder auszugeben, dadurch gekennzeichnet, dass Funktionszellen-Speicherzellen-Kombinationen gebildet sind, bei denen von den Funktionszellmitteln eine Steuerverbindung zu den Speicherzellmitteln
 geführt ist.
- Zellementefeld nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass ein Prozessor, Coprozessor und/oder Microcontroller mit einer Vielzahl in Funktion und/oder Vernetzung rekonfigurierbarer und/oder vorgebbarer Einheiten wie Funktionszellen und/oder Speicherzellen bildet.
- 20 3. Zellementefeld nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Funktionszellen als arithmetische Logikeinheiten gebildet sind.
- Zellementefeld nach dem vorhergehenden Anspruch, dadurch
 gekennzeichnet, dass die arithmetischen Logikeinheiten
 als erweiterte ALUs gebildet sind.
- Zellementefeld nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Speicherzellen zur flüchtigen und/oder nicht flüchtigen Datenspeicherung ausgebildet sind.

10

15



- 6. Zellementefeld nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Speicherzellen zur Abspeicherung von zu verarbeitenden Daten und/oder von zu verarbeitenden Programmschritten ausgebildet sind.
- 7. Zellementefeld zur Datenverarbeitung, dadurch gekennzeichnet, dass die Speicherzellen dazu ausgebildet sind,
 abgespeicherte Informationen auf Ansteuerung der sie
 steuernden Funktionszelle direkt und/oder indirekt auf
 einen zur Funktionszelle führenden Bus zu geben.
- 8. Zellementefeld nach einem der vorhergehenden Ansprüche, worin zumindest einer Speicherzelle und/oder Funktionszelle Register zugeordnet sind, insbesondere ein Backward-Register, welches im Informationsweg zwischen Speicherzelle und Funktionszelle angeordnet ist.
- 9. Zellementefeld nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Speicherzelle dazu angeordnet ist, Informationen von der sie steuernden Funktionszelle, einer Eingabe-Ausgabe-Zelle und/oder einer sie nicht steuernden Zelle mit arithmetischer Logikeinheit zu empfangen.
- 25 10. Zellementefeld nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Funktionszellen-Speicherzellen-Kombination zumindest ein Ein-Ausgabe-Mittel zugeordnet ist, um Informationen an eine externe Einheit und/oder eine andere Funktionszelle, Funktionszellen-Speicherzellen-Kombination und/oder Speicherzelle zu senden und/oder von dieser zu empfangen.


10

15

20

25

- 11. Zellementefeld nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass das Ein-Ausgabe-Mittel gleichfalls zum Empfang von Steuerbefehlen aus der Funktionszelle ausgebildet ist.
- 12. Zellementefeld nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Steuerung dazu ausgebildet ist, zumindest einige, bevorzugt alle der nachfolgenden Befehle zu übertragen und/oder die Speicherzelle bzw. Eingabe/Ausgabe-Zelle dazu ausgebildet ist, die folgenden Befehle zu dekodieren: DATA WRITE/READ, ADRESSPOINTER WRITE/READ, PROGRAMMPOINTER INCREMENT, STACKPOINTER WRITE/READ, vorgenannte Befehle jeweils insbesondere für internen und/oder externen Zugriff, PUSH, POP, OPCODE, FETCH.
- 13. Zellementefeld nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Funktionszelle als alleiniger Master auf die Steuerverbindung und/oder das als Steuerungsverbindung dienende Bussegment zugreifen kann.
- 14. Zellementefeld zur Datenverarbeitung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Funktionszelle zumindest einer von Speicherzelle und Ein-Ausgabezelle benachbart angeordnet ist.
- 15. Zellementefeld nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Zellelemente multidimensional angeordnet sind, insbesondere matrixartig, wobei die Funktionszelle und/oder die benachbarte Speicherbzw. Ein-Ausgabezelle aus einer oberen Reihe Daten empfangen und in eine untere Reihe Daten ausgeben kann, wo-





bei in einer Reihe Busse vorgesehen sind und die Funktionszelle und zumindest eine Speicher- und/oder Ein-Ausgabezelle in ein und derselben Reihe liegen.

16. Verfahren zum Betrieb eines Zellelementefeldes, insbesondere multidimensionalen Zellelementefeldes mit Funktionszellen zur Ausführung algebraischer und/oder logischer Funktionen und Informationsbereitstellungszellen, insbesondere Speicherzellen und/oder Ein-Ausgabezellen zum Empfangen und/oder Ausgeben von Informationen und/oder 10 Speichern derselben, dadurch gekennzeichnet, dass zumindest eine der Funktionszellen Steuerbefehle an zumindest eine Informationsbereitstellungszelle ausgibt, dort im Ansprechen auf die Steuerbefehlinformation für die Funktionszelle verarbeitet wird und die Funktionszelle dazu 15 ausgebildet ist, eine weitere Datenverarbeitung im Ansprechen auf aus der Informationsbereitstellungszelle bereitgestellte Information durchzuführen, um so sequenzerartig Daten zu verarbeiten.


17. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Funktionszelle dazu ausgebildet ist, zumindest einige der Steuerbefehle
OPCODE FETCH,


DATA WRITE INTERN,
DATA WRITE EXTERN,
DATA READ INTERN,
DATA READ EXTERN,
ADRESSPOINTER WRITE INTERN,
ADRESSPOINTER WRITE EXTERN,
ADRESSPOINTER READ INTERN,
ADRESSPOINTER READ EXTERN,


PROGRAMMPOINTER WRITE INTERN,
PROGRAMMPOINTER READ INTERN,
PROGRAMMPOINTER READ EXTERN,
STACKPOINTER WRITE INTERN,
STACKPOINTER WRITE EXTERN,
STACKPOINTER READ INTERN,
STACKPOINTER READ INTERN,
PUSH,


10 POP,
PROGRAMMPOINTER INCREMENT


ausgibt und im Laufe des Zellementbetriebs zumindest einige, insbesondere alle der oben genannten Steuerbefehle wie erforderlich ausgibt.



























Internation No. PCT/EP 03/09957

A. CLA:	SSIFICATION	OF SUBJECT	MATTER
IPC :	7 G06F	15/78	

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols) IPC 7 - 606F

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)

EPO-Internal, INSPEC

Category °	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.	
Х	"A technical perspective" THE XPP WHITE PAPER RELEASE 2.1, 27 March 2002 (2002-03-27), pages 1-27, XP002263157 page 3, line 1 - line 10 page 4, line 1 -page 6, line 1 page 9, line 20 -page 10, line 6	1-17	
Y	DE 196 51 075 A (PACT INF TECH GMBH) 10 June 1998 (1998-06-10) cited in the application the whole document	1-17	
	·		

X Further documents are listed in the continuation of box C.	Patent family members are listed in annex.		
Special categories of cited documents: A document defining the general state of the art which is not considered to be of particular relevance. E earlier document but published on or after the international filling date. L document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified). O document referring to an oral disclosure, use, exhibition or other means. P document published prior to the international filling date but later than the priority date claimed.	 *T* later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention *X* document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone *Y* document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art. *&* document member of the same patent family 		
Date of the actual completion of the International Search 27 November 2003	Date of mailing of the international search report 13/01/2004		
Name and mailing address of the ISA European Palent Office, P.B. 5818 Patentiaan 2	Authorized officer		
NL – 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo ni, Fax. (+31-70) 340-3016	Michel, T		



Interna a	Application No
PCT/EP	03/09957

Category •	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	BAUMGARTE V ET AL: "PACT XPP - A self-reconfigurable data processing " 1ST INTERNATIONAL CONFERENCE ON ENGINEERING OF RECONFIGURABLE SYSTEMS AND ALGORITHMS, 'Online! June 2001 (2001-06), pages 64-70, XP002257061 las vegas Retrieved from the Internet: <url:csdl.computer.org 00="" 1801="" 18010291.pdf="" 2002="" comp="" fccm="" proceedings=""> 'retrieved on 2003-10-08! page 65, paragraph 2.1; figure 1</url:csdl.computer.org>	1-17
Α	US 6 092 174 A (ROUSSAKOV VLADIMIR P) 18 July 2000 (2000-07-18) abstract; figures 1,3 column 7, line 1 - line 21	1-17
А	WO 00 77652 A (VORBACH MARTIN ;PACT INF TECH GMBH (DE)) 21 December 2000 (2000-12-21) cited in the application page 18, line 1 - line 11 page 61, line 6 -page 62, line 4	1-17
A	WO 99 00739 A (CHAMELEON SYSTEMS INC; WONG DALE (US); COOKE LAURENCE H (US); PHIL) 7 January 1999 (1999-01-07) abstract page 7, line 3 - line 18; figure 3	1-17



Internal Application No PCT/EP 03/09957

Patent document cited in search report		Publication date		Patent family member(s)	Publication date
DE 19651075	Α	10-06-1998	DE	19651075 A1	10-06-1998
	· · · ·		AT	244421 T	15-07-2003
			ΑU	5651498 A	03-07-1998
			CN	1247613 A	15-03-2000
			WO	9826356 A1	18-06-1998
			DΕ	19781412 D2	28-10-1999
			DΕ	59710383 D1	07-08-2003
			EP	1310881 A2	14-05-2003
			EP	0943129 A1	22-09-1999
			JP	2001505382 T	17-04-2001
			บร	2003056085 A1	20-03-2003
			US	6425068 B1	23-07-2002
US 6092174	Α	18-07-2000	US	6298430 B1	02-10-2001
WO 0077652	Α	21-12-2000	DE	19926538 A1	14-12-2000
			AU	5805300 A	02-01-2001
			CN	1378665 T	06-11-2002
			WO	0077652 A2	21-12-2000
			DE	10081643 D2	29-05-2002
			EΡ	1228440 A2	07-08-2002
			JP	2003505753 T	12-02-2003
WO 9900739	Α	07-01-1999	US	5970254 A	19-10-1999
			AU	8177598 A	19-01-1999
			EP	1015984 A1	05-07-2000
			JP	2002511173 T	09-04-2002
			WO	9900739 A1	07-01-1999



Interna Pales Aktenzeichen
PCT/EP 03/09957

A. KLASSI IPK 7	FIZIERUNG DES ANMELDUNGSGEGENSTANDES G06F15/78		,
Nach der In	ternationalen Patentklassifikation (IPK) oder nach der nationalen Kla	ssifikation und der IPK	
	RCHIERTE GEBIETE		
Recherchies IPK 7	ner Mindestprütstoff (Klassifikalionssystem und Klassifikalionssymbo G06F	ole)	
Recherchie	ne aber nicht zum Mindestprüfstolf gehörende Veröffentlichungen, so	oweil diese unter die recherchierten Gebiele	fallen
Während de	er internationalen Recherche konsultierte elektronische Dalenbank (N	lame der Datenbank und evil. verwendete S	Suchbegriffe)
EPO-In	ternal, INSPEC		
C. ALS WE	SENTLICH ANGESEHENE UNTERLAGEN		
Kategorie*	Bezeichnung der Verötfentlichung, soweit erforderlich unter Angab	e der in Betracht kommenden Telle	Betr. Anspruch Nr.
X	"A technical perspective" THE XPP WHITE PAPER RELEASE 2.1, 27. Mārz 2002 (2002-03-27), Seit XP002263157 Seite 3, Zeile 1 - Zeile 10 Seite 4, Zeile 1 -Seite 6, Zeile Seite 9, Zeile 20 -Seite 10, Zeil	1	1-17
Υ	DE 196 51 075 A (PACT INF TECH GM 10. Juni 1998 (1998-06-10) in der Anmeldung erwähnt das ganze Dokument 	1BH) -/	1–17
	ere Veröllentlichungen sind der Fortsetzung von Feld C zu ehmen	X Siehe Anhang Patentlamilie	
* Besondere *A* Veröffer	e Kategorien von angegebenen Veröttentlichungen : ntlichung, die den allgemeinen Stand der Technik deliniert,	"T" Spälere Veröffenllichung, die nach dem oder dem Prioritätsdatum veröffentlicht Anmeldung nicht kollidiert. sondem nur	worden ist und mit der
'E' älleres	icht als besonders bedeutsam anzusehen ist Dokument, das jedoch erst am oder inach dem internationalen	Erfindung zugrundeliegenden Prinzips Theorie angegeben ist	
L Veröffer schein andere soll od ausger *O* Veröffe eine B *P* Veröffer	tilichung, die geeignet ist, einen Prioritälsanspruch zwelfelhaft er- en zu lassen, oder durch die das Veröftentlichungsdatum einer en im Recherchenbericht genannten Veröftentlichung belegt werden ier die aus einem anderen besonderen Grund angegeben ist (wie (tühr) nitichung, die sich auf eine mündliche Ottenbarung, enutzung, eine Ausstellung oder andere Maßnahmen bezieht willichung die ver den interretionalen Amerikafatum, aber nach	*X* Veröffentlichung von besonderer Bedeu kann allein aufgrund dieser Veröffentlic erfinderischer Tätinkeit beruhend betra-	thung nicht als neu oder auf chtet werden lung; die beanspruchte Erfindung eit beruhend betrachtet einer oder mehreren anderen Verbindung gebracht wird und naheflegend ist
	Abschlusses der Internationalen Recherche	Absendedatum des Internationalen Rec	cherchenberichts
2	7. November 2003	13/01/2004	
Name und F	Postanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL – 2280 HV Rijswijk	Bevollmächtigter Bedlensteter	
	Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Michel, T	

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
Y	BAUMGARTE V ET AL: "PACT XPP - A self-reconfigurable data processing " 1ST INTERNATIONAL CONFERENCE ON ENGINEERING OF RECONFIGURABLE SYSTEMS AND ALGORITHMS, 'Online! Juni 2001 (2001-06), Seiten 64-70, XP002257061 las vegas Gefunden im Internet: <url:csdl.computer.org 00="" 1801="" 18010291.pdf="" 2002="" comp="" fccm="" proceedings=""> 'gefunden am 2003-10-08! Seite 65, Absatz 2.1; Abbildung 1</url:csdl.computer.org>	1-17
A	US 6 092 174 A (ROUSSAKOV VLADIMIR P) 18. Juli 2000 (2000-07-18) Zusammenfassung; Abbildungen 1,3 Spalte 7, Zeile 1 - Zeile 21	1-17
A	WO 00 77652 A (VORBACH MARTIN ;PACT INF TECH GMBH (DE)) 21. Dezember 2000 (2000-12-21) in der Anmeldung erwähnt Seite 18, Zeile 1 - Zeile 11 Seite 61, Zeile 6 -Seite 62, Zeile 4	1-17
A	WO 99 00739 A (CHAMELEON SYSTEMS INC; WONG DALE (US); COOKE LAURENCE H (US); PHIL) 7. Januar 1999 (1999-01-07) Zusammenfassung Seite 7, Zeile 3 - Zeile 18; Abbildung 3	1-17

Im Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung	Mitglied(er) der Patentfamilie		Datum der Veröffentlichung
DE 19651075	A	10-06-1998	DE AT AU CN WO DE DE EP EP JP US US	19651075 A1 244421 T 5651498 A 1247613 A 9826356 A1 19781412 D2 59710383 D1 1310881 A2 0943129 A1 2001505382 T 2003056085 A1 6425068 B1	10-06-1998 15-07-2003 03-07-1998 15-03-2000 18-06-1998 28-10-1999 07-08-2003 14-05-2003 22-09-1999 17-04-2001 20-03-2003 23-07-2002
US 6092174	Α	18-07-2000	US	6298430 B1	02-10-2001
WO 0077652	A	21-12-2000	DE AU CN WO DE EP JP	19926538 A1 5805300 A 1378665 T 0077652 A2 10081643 D2 1228440 A2 2003505753 T	14-12-2000 02-01-2001 06-11-2002 21-12-2000 29-05-2002 07-08-2002 12-02-2003
WO 9900739	A	07-01-1999	US AU EP JP WO	5970254 A 8177598 A 1015984 A1 2002511173 T 9900739 A1	19-10-1999 19-01-1999 05-07-2000 09-04-2002 07-01-1999